簡易檢索 / 檢索結果

  • 檢索結果:共7筆資料 檢索策略: "Jen-Wei Hsieh".ecommittee (精準) and year="111"


  • 在搜尋的結果範圍內查詢: 搜尋 展開檢索結果的年代分布圖

  • 個人化服務

    我的檢索策略

  • 排序:

      
  • 已勾選0筆資料


      本頁全選

    1

    一個利用不同閒置週期的空間回收方法來降低疊瓦式硬碟的長尾延遲
    • 電子工程系 /111/ 碩士
    • 研究生: 李承澤 指導教授: 吳晉賢
    • 在裝置管理的疊瓦式硬碟(DM-SMR)中,當資料更新或是當寫入資料會造成相鄰磁軌的資料受損時,會使用一部分硬碟空間作為持久性快取(PC)來暫存這些寫入資料。當持久性快取的空間不足時,疊瓦式硬碟會執行…
    • 點閱:153下載:2
    • 全文公開日期 2025/08/28 (校外網路)
    • 全文公開日期 2025/08/28 (國家圖書館:臺灣博碩士論文系統)

    2

    用於提高多個間歇性設備的即時工作進展之分散排程方法
    • 電機工程系 /111/ 碩士
    • 研究生: 劉翊政 指導教授: 陳雅淑
    • 為了最大限度地減少電池維護成本和污染,能量收集物聯網網路正在引起人們的關注。收集的能量不足會導致物聯網設備間歇性執行,並且延遲受限的應用程序可能無法及時響應。間歇性網路調度的挑戰來自於其他任務的干擾…
    • 點閱:180下載:0
    • 全文公開日期 2028/08/30 (校內網路)
    • 全文公開日期 2028/08/30 (校外網路)
    • 全文公開日期 2028/08/30 (國家圖書館:臺灣博碩士論文系統)

    3

    CORE-MAP: 多核邊緣設備上加速 CNN 推理的分佈式特徵圖處理
    • 電機工程系 /111/ 碩士
    • 研究生: 陳家儀 指導教授: 陳雅淑
    • 分散式邊緣運算相較於雲端運算而言能夠提供較低的傳輸開銷和更高的隱私性,使用上變得越來越受歡迎。然而,每個邊緣裝置的有限運算能力以及對神經網路的高計算需求,使得分散式邊緣運算變得更加困難。在本研究中,…
    • 點閱:136下載:0
    • 全文公開日期 2028/08/30 (校內網路)
    • 全文公開日期 2028/08/30 (校外網路)
    • 全文公開日期 2028/08/30 (國家圖書館:臺灣博碩士論文系統)

    4

    用於GPU上並行推理多個神經網絡的批量推理排程
    • 電機工程系 /111/ 碩士
    • 研究生: 劉錕笙 指導教授: 陳雅淑
    • 為了提升現今智慧裝置的服務品質,越來越多的應用程式需要同時執行多種不同的神經網路,並且每個神經網路可能會有多個的執行需求~(稱為神經網路的批量推理)。批量推理具備提升記憶體以及計算資源利用率的特性,…
    • 點閱:185下載:0
    • 全文公開日期 2028/08/30 (校內網路)
    • 全文公開日期 2028/08/30 (校外網路)
    • 全文公開日期 2028/08/30 (國家圖書館:臺灣博碩士論文系統)

    5

    ENGINER:用於基於 ReRAM 的可調整式加速器的節能多神經網路推理引擎
    • 電機工程系 /111/ 碩士
    • 研究生: 韓鼎紘 指導教授: 陳雅淑
    • 電阻式隨機存取記憶體(ReRAM)已經成為一種有潛力的解決方案,通過在記憶體中進行處理的操作來加速深度神經網路(DNN)的推理。然而,在這樣的加速器上實施多個神經網路推理會遇到資源分配和調度問題。在…
    • 點閱:236下載:0
    • 全文公開日期 2028/08/30 (校內網路)
    • 全文公開日期 2028/08/30 (校外網路)
    • 全文公開日期 2028/08/30 (國家圖書館:臺灣博碩士論文系統)

    6

    TDPS: Track Data Placement Strategy to Alleviate Rewrite Overhead for Interlaced Magnetic Recording
    • 資訊工程系 /111/ 碩士
    • 研究生: 林睿文 指導教授: 謝仁偉
    • Hard disk driver (HDD) 因為有著低成本低錯誤率的原因,因此在storage market中佔有一席之地。然而,Conventional Magnetic Recording(C…
    • 點閱:159下載:0
    • 全文公開日期 2025/08/29 (校內網路)
    • 全文公開日期 本全文未授權公開 (校外網路)
    • 全文公開日期 2025/08/29 (國家圖書館:臺灣博碩士論文系統)

    7

    LAS 引擎: 在 ReRAM 加速器上提升多個神經網路輸出的延遲感知排程方法
    • 電機工程系 /111/ 碩士
    • 研究生: 蕭景文 指導教授: 陳雅淑
    • ReRAM加速器的輸出量受神經網路的資料相依性影響,導致硬體利用率降低。為了解決這個問題,我們提出了一個LAS引擎,其中包括多個神經網路之間的資源分配,每層的權重映射,以及用於進一步回收未使用資源的…
    • 點閱:222下載:0
    • 全文公開日期 2028/08/30 (校內網路)
    • 全文公開日期 2028/08/30 (校外網路)
    • 全文公開日期 2028/08/30 (國家圖書館:臺灣博碩士論文系統)
    1